CVE-2020-0574
CVE.org · Publicado
- Status do registro
- Publicado
- Ano do identificador (não é o ano de publicação)
- 2020
- Publicação na fonte
- Atualização na fonte
- Importado pelo cveboard
- Snapshot da fonte
- cve_2026-10-24_midnight_baseline ·
Texto da CNA em inglês
Improper configuration in block design for Intel(R) MAX(R) 10 FPGA all versions may allow an authenticated user to potentially enable escalation of privilege and information disclosure via physical access.
Fatos de produtos e versões por escopo
Dados de correção desconhecidos; nenhuma versão corrigida é deduzida aqui. Dados ausentes não comprovam ausência de correção.
Exploração desconhecida; este catálogo não avalia exploração.
Intel(R) MAX(R) 10 FPGA
- Fornecedor
- Intel
- Produto
- Intel(R) MAX(R) 10 FPGA
- Plataformas
- Desconhecido
- Status padrão
Desconhecido
| Versão (version) | Status (status) | Esquema de versões (versionType) | Fim exclusivo (lessThan) | Fim inclusivo (lessThanOrEqual) | Mudanças de status (at → status) |
|---|---|---|---|---|---|
| All versions | affected | Indisponível | Indisponível | Indisponível | Nenhuma listada |
| See advisory https://www.intel.com/content/www/us/en/security-center/advisory/intel-sa-00349.html | affected | Indisponível | Indisponível | Indisponível | Nenhuma listada |